產品與解決方案

因應現代 SoC 的設計複雜度，打造聚焦的 EDA 工具組合。

AQLS 由晶片工程師規劃指導、軟體團隊打造 EDA 工具，目標只有一個：協助 IC 設計團隊更快交付高難度晶片設計，並減少非預期問題。

我們的 EDA 工具用在哪些階段？

從架構探索
到效能簽核。

在早期階段以 Architecture Compiler 確立軟硬體決策，透過 ETAL 簡化 SoC 整合，再以 iPROfiler 於 tape-out 前驗證系統行為與效能。

系統層級驗證

互連協定分析

波形分析與視覺化

記憶體使用分析

SoC 效能分析

效能簽核報告

時脈／重置樹分析

匯流排傳輸異常偵測

效能分析

AI 驅動的 SoC 效能分析與簽核

以波形層級進行效能分析與匯流排傳輸異常偵測，讓前端、後端與軟體團隊一路到簽核都能保持對齊。

架構設計

簡化 SoC 架構與軟硬體協同設計

以系統層級的架構探索，最佳化軟硬體協同設計並調校整體效能。

整合與除錯

Extract. Tree. Auto Link.

完整的 SoC 整合解決方案，提供智慧 Verilog 視覺化、連線診斷，以及互動式時脈／重置樹分析。